

전자회로 (5급)

(과목코드 : 093)

2026년 군무원 채용시험


응시번호 :

성명 :

1. 실리콘 반도체에 대한 설명으로 가장 적절하지 않은 것은?

- ① 평형상태에서 N-형 반도체의 자유전자 농도는 진성반도체의 자유전자의 농도보다 높다.
- ② P-형 반도체에는 양의 전하를 갖는 억셉터 (Acceptor) 이온들이 다수 존재한다.
- ③ N-형 반도체는 5족 불순물을 도핑하여 만든다.
- ④ 진성반도체의 자유전자의 농도는 온도가 올라가면 증가한다.

2. 다음 회로에서 다이오드에 흐르는 전류 I_{D1} 을 계산한 것으로 가장 적절한 것은? (단, 다이오드의 온-전압은 $V_{D,on} = 0.8 [V]$ 이다)




- ① $2 [mA]$
- ② $4 [mA]$
- ③ $6 [mA]$
- ④ $8 [mA]$

3. 채널길이(L)와 채널폭(W)을 가진 증가형 MOSFET 들이 포화영역에서 동작하고, 같은 V_{GS} 및 V_{DS} 를 가했을 때 가장 전류가 많이 흐르는 MOSFET로 가장 적절한 것은?


- ① $L = 2 [\mu m], W = 1 [\mu m]$
- ② $L = 2 [\mu m], W = 2 [\mu m]$
- ③ $L = 1 [\mu m], W = 2 [\mu m]$
- ④ $L = 1 [\mu m], W = 1 [\mu m]$

4. 그림 (a)와 (b)는 각각 단순한 이미터공통 증폭기와 캐스코드 전류원을 사용한 캐스코드 증폭기를 나타낸다. 이에 대한 설명으로 가장 적절하지 않은 것은?




- ① (b)의 증폭기가 출력저항이 더 작다.
- ② (b)의 증폭기가 전압이득이 더 크다.
- ③ 같은 저장성부하(커패시터)에서 (b)의 증폭기는 출력 극점(Pole)의 값이 더 낮다.
- ④ (b)의 증폭기에서 V_{B3} 를 높게 설정하면 출력 전압의 최대 스윙이 작아진다.

5. 다음 회로에 대한 설명으로 가장 적절한 것은?




- ① 얼리효과가 없고 $\beta = \infty$ 이면 $I_1 = I_{REF}/2$ 가 된다.
- ② 얼리효과가 커질수록 I_1 은 증가한다.
- ③ β 가 작아질수록 I_1 은 증가한다.
- ④ I_{REF} 가 증가할수록 V_A 노드의 전위는 올라간다.

6. 다음 회로에서 V_{in} 이 0 [V]에서 V_{DD} 까지 증가할 때, M_1 의 동작영역의 변화로 가장 적절한 것은?
(단, M_1 은 증가형 MOSFET이다)




- ① 오프 → 포화영역 → 트라이오드영역
- ② 오프 → 트라이오드영역 → 포화영역
- ③ 포화영역 → 트라이오드영역 → 오프
- ④ 트라이오드영역 → 포화영역 → 오프

7. 다음 차동증폭기 회로에서 $R_1 = R_2$ 이고 M_1 과 M_2 의 크기는 같으며, I_{bias} 는 이상적인 전류원이다. 이 차동증폭기에 관한 설명으로 가장 적절한 것은?




- ① $R_{1,2}$ 가 작을수록 전압이득이 크다.
- ② I_{bias} 가 작을수록 전압이득이 크다.
- ③ V_{DD} 가 낮을수록 출력공통모드전압이 낮다.
- ④ $(W/L)_{1,2}$ 가 클수록 출력공통모드전압이 낮다.

8. 다음 증폭기 회로에서 C_C 는 매우 크고, I_{bias} 는 이상적인 전류원이며, $g_{m1} = 3 [mA/V]$ 라고 한다. 이 증폭기의 이득으로 가장 적절한 것은?




- ① 2.4
- ② 3.6
- ③ 4.0
- ④ 6.0

9. 다음 회로에서 $g_{m1} = 4 [mA/V]$ 이다. V_{in} 이 1 [mV]만큼 변화할 때, 3 [pF] 커패시터에 충전되는 전하량의 변화량으로 가장 적절한 것은?




- ① 3 [fC]
- ② 21 [fC]
- ③ 24 [fC]
- ④ 27 [fC]

10. 다음 회로에 $V_{in}(t) = (3 + 7\sin\omega t)$ [V]의 신호가 가해졌을 때 $V_{out}(t) = V_{in}(t)$ 를 얻었다. 다음 가능한 V_{B1} 과 V_{B2} 의 조합으로 가장 적절한 것은? (단, D_1 , D_2 는 이상적인 다이오드($V_{D,on} = 0$)라고 가정한다)




- ① $V_{B1} = 15$ [V], $V_{B2} = 5$ [V]
- ② $V_{B1} = 5$ [V], $V_{B2} = 15$ [V]
- ③ $V_{B1} = -15$ [V], $V_{B2} = -5$ [V]
- ④ $V_{B1} = -5$ [V], $V_{B2} = -15$ [V]

11. 다음 회로에서 $V_{in}(t < 0) = 5$ [V], $V_{out}(t < 0) = 0$ [V]이다. $t = 0$ 에 V_{in} 이 0 [V]로 변화한 후 그 값을 유지할 때, $0 < t < \infty$ 동안 5 [V] 전원이 공급하는 에너지로 가장 적절한 것은?




- ① 2.5 [pJ] ② 5 [pJ]
- ③ 12.5 [pJ] ④ 25 [pJ]

12. 다음 회로에서 연산증폭기가 이상적이라 할 때, 출력 전압 V_{out} 의 값으로 가장 적절한 것은?




- ① -1 [mV] ② -3 [mV]
- ③ -1 [V] ④ -3 [V]

13. 다음 회로에서 연산증폭기는 이상적이라고 한다. 저항 $R_1 \sim R_4$ 중에서 그 값이 이 회로의 이득 (V_{out}/V_{in})에 영향을 미치지 않는 것으로 가장 적절한 것은? (단, 저항들의 값은 모두 0보다 크다)




- ① R_1, R_3 ② R_1, R_4
- ③ R_2, R_3 ④ R_2, R_4

14. 다음 회로에서 V_{in} 이 V_{DD} 에서 0으로 변화했을 때, V_X 가 이에 따라 변화하는 속도를 더 빠르게 하기 위해서는 어느 MOSFET의 게이트 폭(W)을 증가시켜야 하는가?




- ① M_1 ② M_2
③ M_3 ④ M_4

15. 다음 회로에서 M_1 의 문턱전압(V_{thp})은 $0.5[V]$ 이고, $\mu_p C_{ox} (W/L)_1 = 100[\mu A/V^2]$ 이다. V_1 의 값으로 가장 적절한 것은?




- ① $0[V]$ ② $0.5[V]$
③ $4.5[V]$ ④ $5[V]$





16. 다음 회로에서 $(W/L)_1 = 4(W/L)_2$ 이다. 입력(V_{in}) 바이어스 전압이 $1[V]$ 이고 MOSFET들의 문턱전압이 $0.5[V]$ 일 때, 출력(V_{out}) 바이어스 전압으로 가장 적절한 것은?



- ① $0.5[V]$ ② $1.5[V]$
③ $2.5[V]$ ④ $3.5[V]$

17. 다음은 AND 게이트와 NOT 게이트로 구성된 회로에 길이 $5[ns]$ 의 '1' 입력이 들어오는 것을 나타낸다. NOT 게이트의 지연(T_d)이 $1[ns]$ 일 때, Y의 파형으로 가장 적절한 것은?



- ① 
② 
③ 
④ 

18. N-type의 증가형(Enhancement) MOSFET에 대한 설명으로 가장 적절하지 않은 것은?

- ① $V_{GS} = 0[V]$ 일 때 채널은 N-type이다.
② V_{GS} 가 문턱전압보다 높고 V_{DS} 가 충분히 작을 때 드레인-소스 간은 선형 저항처럼 동작한다.
③ V_{GS} 가 문턱전압보다 높고 V_{DS} 가 충분히 클 때 드레인-소스 간은 전류원처럼 동작한다.
④ 드레인 전류는 채널의 길이 L에 반비례한다.


19. 차동증폭기에 대한 설명으로 가장 적절하지 않은 것은?

- ① 공통모드제거비(Common-mode Rejection Ratio)가 높을수록 바람직하다.
- ② 차동증폭기의 비대칭(Mismatch)이 존재할 경우 공통모드제거비가 높아진다.
- ③ 유사한 동작 조건의 단일종단(Single-ended) 증폭기보다 전력 소모가 더 크다.
- ④ 연산증폭기의 입력단은 차동증폭기이다.

20. NPN 타입의 바이폴라 트랜지스터(BJT)에 대한 설명으로 가장 적절하지 않은 것은?


- ① 베이스 층의 두께는 매우 얇다.
- ② 능동(Active) 영역에서 베이스-컬렉터 다이오드는 역방향 바이어스이다.
- ③ 능동(Active) 영역에서 컬렉터 전압이 증가하면 유효 베이스 폭이 증가하고 컬렉터 전류 또한 증가한다.
- ④ 베이스와 컬렉터를 묶어 다이오드로 사용할 수 있다.

21. 다음 부궤환(Negative Feedback) 증폭기에서 $A(f)$ 의 저주파 이득은 $1,000 [V/V]$ 이고 두 개의 극점(Pole)을 갖고 있으며 $\beta = 0.1 [V/V]$ 이다. 이에 대한 설명으로 가장 적절하지 않은 것은?




- ① 폐루프 이득은 약 $10 [V/V]$ 이다.
- ② 부궤환 증폭기의 3-dB 대역폭은 $A(f)$ 대비 약 10배 증가한다.
- ③ 위상 마진은 양수이다.
- ④ 폐루프 이득은 $A(f)$ 대비 상대적으로 온도 변화에 둔감하다.

22. 다음 회로에서 연산증폭기의 dc 이득은 100이고, 3[dB] 주파수는 1[kHz]이다. 이 회로의 입력에 $100 [mV]$ 의 계단과 입력이 가해질 때, 연산증폭기가 슬루잉을 하지 않고 선형영역에서 동작하기 위해서 필요한 최소 슬루율(Slew Rate)로 가장 적절한 것은?








- ① 약 $63 [V/s]$
- ② 약 $630 [V/s]$
- ③ 약 $6.3 [kV/s]$
- ④ 약 $63 [kV/s]$

23. 다음은 연산증폭기를 이용한 슈미트트리거 회로와, 회로에 사용된 연산증폭기의 입출력 특성을 나타낸다. V_{in+} 와 V_{in-} 는 각각 연산증폭기의 비반전 및 반전입력전압을 나타낸다. 이 슈미트트리거의 입출력 특성으로 가장 적절한 것은?




- ①
- ②
- ③
- ④

24. 다음은 연산증폭기를 사용한 회로와 여기에 가해지는 계단과 입력을 보여준다. 이 회로의 출력 파형으로 가장 적절한 것은? (단, 연산증폭기는 이상적이다)



25. 다음 회로에서 $(W/L)_{1,2,3,4} = 2(W/L)_0$ 이다. 사용할 수 있는 입력공통모드전압의 최소값으로 가장 적절한 것은? (단, $V_{thn} = |V_{thp}| = 0.5[V]$ 이다)



- ① $0.5[V]$ ② $1.0[V]$
 ③ $1.25[V]$ ④ $1.75[V]$