
# 기출OX 해설집

공무원/국회직/9급 · 전자공학개론 · 2016




NoteBase

# 기출OX 해설집

## 공무원/국회직/9급 · 전자공학개론 · 2016

공무원/국회직/9급 · 전자공학개론 · 2016

1. p형 반도체와 n형 반도체의 접합으로 만들어진 다이오드의 전압-전류 특성이 그림과 같을 때, 이 다이오드에 대한 설명으로 옳은 것은?




① 버랙터 다이오드로서 FM변조 회로에 사용된다.
② 제너 다이오드로서 정전압원에 사용된다.
③ 핀 다이오드로서 고전압 회로에 사용된다.
④ 발광 다이오드로서 광소자에 사용된다.
⑤ 터널 다이오드로서 발진기 회로에 사용된다.

**정답 5번**

**출제 포인트**

이 문제는 전압이 증가하는데도 전류가 감소하는 음의 미분저항 구간, 즉 $dI/dV < 0$이 나타나는 전압-전류 특성으로 터널 다이오드를 식별하는 문제이다.

NoteBase

**선지별 해설**

① X
- 그림의 소자는 버랙터 다이오드가 아니라 터널 다이오드이다. 버랙터 다이오드는 역바이어스 전압에 따라 접합 커패시턴스가 변하는 성질을 이용하여 FM 변조·동조 회로 등에 사용된다.
- 틀린 표현 '버랙터 다이오드' → 올바르게는 '터널 다이오드'이다.

② X
- 제너 다이오드는 역방향 항복 영역에서 전압을 거의 일정하게 유지하므로 정전압원에 사용되지만, 그림처럼 순방향에서 전류가 증가·감소·재증가하는 특성을 보이는 소자는 터널 다이오드이다.
- 틀린 표현 '제너 다이오드' → 올바르게는 '터널 다이오드'이다.

③ X
- PIN 다이오드는 p형층과 n형층 사이에 진성 반도체층을 둔 구조로 고주파 스위치나 감쇠기 등에 사용된다. 그림의 음의 미분저항 특성을 갖는 소자는 PIN 다이오드가 아니라 터널 다이오드이다.
- 틀린 표현 '핀 다이오드로서 고전압 회로에 사용된다' → 올바르게는 '터널 다이오드로서 발진기 회로에 사용된다'이다.

④ X
- 발광 다이오드는 순방향 전류가 흐를 때 전자와 정공의 재결합으로 빛을 내어 광소자에 사용된다. 그러나 그림의 정점 전류와 골 전류 사이에서 전류가 감소하는 특성은 터널 다이오드의 특성이다.
- 틀린 표현 '발광 다이오드' → 올바르게는 '터널 다이오드'이다.

⑤ O
- 터널 다이오드는 매우 얇은 공핍층에서 일어나는 터널 효과로 음의 미분저항 영역을 갖는다. 이 영역에서 얻는 부성저항을 이용하여 발진기 회로에 사용할 수 있으므로 옳다.

**오답 포인트**

다이오드라는 공통점만 보고 각 소자의 대표 용도를 고르면 안 된다. 이 문항의 결정적 단서는 전압이 증가하는 동안 전류가 정점에서 골까지 감소하는 구간이며, 이는 터널 다이오드의 음의 미분저항 특성이다.

**다시 나오면 이렇게 판단**


전압-전류 곡선이 '증가 → 감소 → 재증가'하는지를 먼저 확인한다. 중간에 $dI/dV < 0$인 구간이 있으면 터널 다이오드로 판단하고, 부성저항을 이용하는 발진·고속 스위칭 용도와 연결한다.

**암기 포인트**

터널 다이오드 = 음의 미분저항 = 발진 회로이다.

NoteBase

2. 다음 신호 $f(t)$를 라플라스 변환(Laplace Transform)한 것으로 옳은 것은?




① $F(s)=\frac{e^{-s}}{s}-\frac{e^{-2s}}{s}$

② $F(s)=\frac{1}{s+1}-\frac{1}{s+2}$

③ $F(s)=e^{-s}-e^{-2s}$

④ $F(s)=\frac{e^{-s}}{s+1}-\frac{e^{-2s}}{s+2}$

⑤ $F(s)=\frac{1}{s-1}-\frac{1}{s-2}$

**정답 1번**

**출제 포인트**

이 문제는 유한 구간에서만 값이 1인 직사각형 펄스를 단위계단함수로 나타내거나 라플라스 변환의 정의로 적분하여 $F(s)$를 구하는 문제이다.

**조건 정리**

주어진 신호: $1 \le t < 2$에서 $f(t) = 1$이고, 그 밖의 구간에서는 $f(t) = 0$이다.
단위계단함수 표현: $f(t) = u(t-1) - u(t-2)$이다.
구해야 할 값: $F(s) = \mathcal{L}\{f(t)\}$이다.

**사용할 공식**

단위계단함수의 라플라스 변환은 $\mathcal{L}\{u(t-a)\} = \frac{e^{-as}}{s}$이다. 따라서 시작 시점이 1인 계단에서 시작 시점이 2인 계단을 빼면 구간 $1 \le t < 2$에서만 높이 1인 펄스가 남으므로 이 공식을 적용한다.
정의식으로는 $F(s) = \int_0^\infty f(t)e^{-st}dt$를 사용한다.

NoteBase

### 계산 과정

1. $f(t) = u(t-1) - u(t-2)$로 나타낸다.
2. 선형성을 적용하면 $F(s) = \frac{e^{-s}}{s} - \frac{e^{-2s}}{s}$이다.
3. 정의식으로 검산하면
$F(s) = \int_1^2 e^{-st}dt = \left[-\frac{e^{-st}}{s}\right]_1^2 = \frac{e^{-s} - e^{-2s}}{s}$.
따라서 두 방법의 결과가 일치한다.

### 선지 판단

① O — $\frac{e^{-s}}{s} - \frac{e^{-2s}}{s} = \frac{e^{-s} - e^{-2s}}{s}$이므로 계산 결과와 일치한다.
② X — $\frac{1}{s+1} - \frac{1}{s+2}$는 시간 지연 인자 없이 감쇠지수함수의 변환식을 적용한 식으로, 주어진 직사각형 펄스의 변환이 아니다. 틀린 식 → 올바르게는 $\frac{e^{-s}}{s} - \frac{e^{-2s}}{s}$이다.
③ X — $e^{-s} - e^{-2s}$에는 단위계단함수 변환에서 생기는 분모 $s$가 빠져 있다. 이 식은 지연된 임펄스의 변환과 혼동한 결과이다. 틀린 식 → 올바르게는 $\frac{e^{-s} - e^{-2s}}{s}$이다.
④ X — $\frac{e^{-s}}{s+1} - \frac{e^{-2s}}{s+2}$의 분모 $s+1, s+2$는 감쇠지수함수에 해당하며 높이가 일정한 펄스에는 적용되지 않는다. 틀린 식 → 올바르게는 두 항의 분모가 모두 $s$인 $\frac{e^{-s}}{s} - \frac{e^{-2s}}{s}$이다.
⑤ X — $\frac{1}{s-1} - \frac{1}{s-2}$는 시간 지연을 나타내는 지수 인자가 없고, 성장지수함수의 변환식을 잘못 적용한 식이다. 틀린 식 → 올바르게는 $\frac{e^{-s}}{s} - \frac{e^{-2s}}{s}$이다.
계산 결과가 ①과 일치하므로 정답은 1번이다.

### 오답 포인트

직사각형 펄스의 시작과 끝 시각 1, 2는 분모를 $s+1, s+2$로 바꾸는 값이 아니라 시간 지연 인자 $e^{-s}$, $e^{-2s}$로 나타난다. 또한 단위계단함수의 변환에는 반드시 $1/s$가 포함되므로 ③처럼 분모 $s$를 빠뜨리지 않는다.


### 다시 나오면 이렇게 판단

높이 1인 펄스가 $t = a$에서 켜지고 $t = b$에서 꺼지면 $u(t-a) - u(t-b)$로 표현하고, 변환 결과를 $(e^{-as} - e^{-bs})/s$로 판단한다. 그래프의 0이 아닌 구간만 직접 적분해 같은 결과가 나오는지도 검산한다.

### 암기 포인트

구간 $[a, b)$의 높이 1인 펄스는 $u(t-a) - u(t-b)$, 라플라스 변환은 $\frac{e^{-as} - e^{-bs}}{s}$이다.

3. MOSFET을 이용한 다음 회로의 소신호 전압이득($V_o/V_i$)으로 옳은 것은? (단, 전달컨덕턴스($g_m$)는 3[mS]이며, 출력저항($r_o$)과 $C_G$, $C_D$ 및 $R_G$는 매우 크다고 가정한다.)




① -60
② -30
③ -20
④ -10
⑤ -5

**정답 3번**

**출제 포인트**

이 문제는 공통 소스 MOSFET 증폭기의 중역 소신호 전압이득을 구하는 문제이다. 출력에 연결된 드레인 저항과 부하 저항의 병렬값을 유효 부하로 사용해야 한다.

**조건 정리**

주어진 값: $g_m = 3mS$, $R_D = 20k\Omega$, $R_L = 10k\Omega$이다.
구해야 할 값: 소신호 전압이득 $v_o/v_i$이다.
주의할 조건: $r_o$와 $R_G$는 매우 크므로 무시하고, 중역에서 $C_G$와 $C_D$는 교류적으로 단락으로 본다. 또한 $V_{DD}$와 $V_{BIAS}$는 교류 접지이다.

**사용할 공식**

공통 소스 증폭기의 전압이득은
$\frac{v_o}{v_i} = -g_m(R_D \parallel R_L)$
이다. 소스가 접지되어 입력 전압이 그대로 $v_{gs}$가 되고, 출력에서는 $R_D$와 $R_L$이 모두 교류 접지에 연결되어 병렬 부하를 이루기 때문에 이 공식을 사용한다. 음의 부호는 입력이 증가하면 드레인 전압이 감소하는 위상 반전을 뜻한다.

NoteBase

### 계산 과정

1. 유효 드레인 부하는
$R_D \parallel R_L = \frac{20k\Omega \times 10k\Omega}{20k\Omega + 10k\Omega} = \frac{20}{3}k\Omega$
이다.
2. 전압이득은
$\frac{v_o}{v_i} = -(3mS)\left(\frac{20}{3}k\Omega\right) = -20$
이다. $mS \cdot k\Omega = 1$이므로 전압이득은 무차원이다.

### 선지 판단

① X — $-60$은 출력의 $10k\Omega$ 부하를 무시하고 $-g_m R_D$만 계산한 값이다. 틀린 값 $-60$은 올바르게는 $-20$이다.
② X — $-30$은 드레인의 $20k\Omega$ 저항을 무시하고 $-g_m R_L$만 계산한 값이다. 틀린 값 $-30$은 올바르게는 $-20$이다.
③ O — $R_D \parallel R_L = 20k\Omega \parallel 10k\Omega = 20/3k\Omega$이므로 $-g_m(R_D \parallel R_L) = -20$이다.
④ X — $-10$은 병렬 유효 부하와 전달컨덕턴스를 올바르게 적용한 결과가 아니다. 틀린 값 $-10$은 올바르게는 $-20$이다.
⑤ X — $-5$는 병렬 유효 부하와 전달컨덕턴스를 올바르게 적용한 결과가 아니다. 틀린 값 $-5$는 올바르게는 $-20$이다.

### 오답 포인트

출력의 $10k\Omega$ 저항은 결합 커패시터 $C_D$를 통해 드레인에 연결되므로 소신호 해석에서 빠뜨리면 안 된다. $R_D$와 $R_L$은 직렬이 아니라 각각 교류 접지로 이어진 병렬 관계이며, 공통 소스 회로이므로 이득의 음의 부호도 유지해야 한다.

### 다시 나오면 이렇게 판단

중역 소신호 회로에서는 결합 커패시터를 단락하고 직류 전원을 교류 접지로 바꾼 뒤, 드레인에서 접지 방향으로 보이는 모든 저항의 병렬값을 구한다. 그 값을 $-g_m$에 곱해 전압이득을 판단한다.


### 암기 포인트

공통 소스 중역 이득은 $A_v = -g_m(R_D \parallel R_L)$이며, 음의 부호는 위상 반전을 나타낸다.

NoteBase

4. 다음 회로의 논리게이트 명칭으로 옳은 것은?

① AND
② OR
③ NAND
④ NOR
⑤ EX-OR




**정답 4번**

### 출제 포인트

이 문제는 입력 다이오드가 만드는 OR 동작과 공통 이미터 트랜지스터의 반전 동작을 결합하여 전체 논리게이트를 판별하는 문제이다. 입력 A와 B 중 하나라도 1이면 트랜지스터가 켜져 출력 Y가 0이 되고, 두 입력이 모두 0일 때만 출력 Y가 1이 되므로 논리식은 $Y = \overline{A + B}$이다.

### 선지별 해설

① X — AND는 두 입력이 모두 1일 때만 출력이 1이다. 이 회로는 두 입력이 모두 0일 때만 출력이 1이므로 AND가 아니다. 틀린 표현 'AND'는 'NOR'로 고쳐야 한다.
② X — OR는 입력 중 하나라도 1이면 출력이 1이다. 이 회로에서는 입력 중 하나라도 1이면 트랜지스터가 켜져 출력이 0이 된다. 틀린 표현 'OR'는 'NOR'로 고쳐야 한다.
③ X — NAND는 두 입력이 모두 1일 때만 출력이 0이고, 01과 10에서는 출력이 1이다. 이 회로는 01, 10, 11에서 모두 출력이 0이므로 NAND가 아니다. 틀린 표현 'NAND'는 'NOR'로 고쳐야 한다.
④ O — 두 입력이 모두 0이면 다이오드가 꺼지고 저항 $R_D$가 베이스를 낮게 유지하여 트랜지스터가 꺼지므로 출력 Y는 1이 된다. 입력 중 하나라도 1이면 해당 다이오드를 통해 베이스 전류가 흘러 트랜지스터가 켜지고 출력 Y는 0이 된다. 따라서 NOR 동작이다.
⑤ X — EX-OR는 두 입력이 서로 다를 때만 출력이 1이다. 이 회로는 01과 10에서도 출력이 0이므로 EX-OR가 아니다. 틀린 표현 'EX-OR'는 'NOR'로 고쳐야 한다.

### 오답 포인트

다이오드 입력부만 보면 입력 중 하나라도 1일 때 베이스 쪽 노드가 높아지는 OR 동작처럼 보인다. 그러나 출력은 트랜지스터의 컬렉터에서 꺼내므로 트랜지스터가 켜질수록 출력 전압은 낮아진다. 이 마지막 반전을 놓치면 ② OR를 고르기 쉽다.

NoteBase

**다시 나오면 이렇게 판단**


먼저 입력망이 트랜지스터를 언제 켜는지 판단한 뒤, 출력 위치를 확인한다. 공통 이미터 회로의 컬렉터 출력은 입력 상태를 반전하므로 '입력 중 하나라도 1이면 트랜지스터 ON'인 회로의 최종 출력은 NOR가 된다.

**암기 포인트**

다이오드 OR 뒤에 컬렉터 반전이 붙으면 NOR이다.

NoteBase

5. 다음 연산증폭기 회로에서 출력전압$(V_o)$은?




① $K\left(\frac{1+2K}{4+K}V_2 - V_1\right)$

② $K\left(\frac{1+2K}{4+K}V_2 - 2V_1\right)$

③ $K\left(\frac{1+K}{2+K}V_2 - 2V_1\right)$

④ $K\left(\frac{4+K}{1+2K}V_2 - 2V_1\right)$

⑤ $K\left(\frac{1+2K}{2+K}V_2 - 2V_1\right)$

**정답 2번**

### 출제 포인트

이 문제는 이상적 연산증폭기의 입력 전류가 0이고 두 입력 단자의 전압이 같다는 성질을 이용하여, 비반전 입력의 분압 전압과 반전 입력 노드의 KCL로 출력전압 $V_o$를 구하는 문제이다.

### 조건 정리

주어진 값: $R_1 = R, R_2 = 2KR, R_3 = 4R, R_4 = KR$이다.
구해야 할 값: 입력 $V_1, V_2$에 따른 출력전압 $V_o$이다.
주의할 조건: 이상적 연산증폭기에서 입력 전류는 0이고, 음귀환이 걸려 있으므로 $V_- = V_+$이다.

NoteBase

### 사용할 공식

비반전 입력 전압은 분압 법칙에 따라
$V_+ = \frac{R_4}{R_3+R_4}V_2$
이다. 반전 입력 노드 전압을 $V_x$라 두면 $V_x = V_+ = V_-$이고, 이 노드에 KCL을 적용하면
$\frac{V_1 - V_x}{R_1} + \frac{V_o - V_x}{R_2} = 0$
이다. 비반전 입력에는 전류가 흐르지 않으므로 $R_3$과 $R_4$가 단순 분압 회로를 이루며, 반전 입력에도 전류가 흐르지 않으므로 그 노드에서 두 저항 전류의 합을 0으로 둘 수 있다.

### 계산 과정

1. 비반전 입력 전압을 구하면
$V_x = V_+ = \frac{KR}{4R+KR}V_2 = \frac{K}{4+K}V_2$
이다.
2. 반전 입력 노드의 KCL에 $R_1 = R$, $R_2 = 2KR$를 대입하면
$\frac{V_1 - V_x}{R} + \frac{V_o - V_x}{2KR} = 0$
이고, 이를 $V_o$에 대하여 정리하면
$V_o = (1+2K)V_x - 2KV_1$
이다.
3. $V_x = \frac{K}{4+K}V_2$를 대입하면
$V_o = \frac{K(1+2K)}{4+K}V_2 - 2KV_1 = K\left(\frac{1+2K}{4+K}V_2 - 2V_1\right)$
이다.

### 선지 판단

① X - $V_1$의 계수를 $-K$로 제시한 점이 틀렸다. 반전 입력 경로의 비는 $R_2/R_1 = 2K$이므로 올바른 식은 $K\left(\frac{1+2K}{4+K}V_2 - 2V_1\right)$이다.
② O - 분압 전압 $V_x = \frac{K}{4+K}V_2$와 $V_o = (1+2K)V_x - 2KV_1$를 결합한 결과와 정확히 일치한다.
③ X - $V_2$의 계수를 $\frac{1+K}{2+K}$로 제시한 점이 틀렸다. $R_3 = 4R$, $R_4 = KR$의 분압과 $R_2/R_1 = 2K$를 반영하면 올바른 계수는 $\frac{1+2K}{4+K}$이다.
④ X - $V_2$의 계수에서 분자와 분모를 뒤집어 $\frac{4+K}{1+2K}$로 제시한 점이 틀렸다. 올바르게는 $\frac{1+2K}{4+K}$이다.
⑤ X - $V_2$의 계수 분모를 $2+K$로 제시한 점이 틀렸다. 입력 분압 저항의 합은 $R_3 + R_4 = (4+K)R$이므로 올바른 분모는 $4+K$이다.
계산 결과 $V_o = K\left(\frac{1+2K}{4+K}V_2 - 2V_1\right)$이므로 정답은 2번이다.

### 오답 포인트

①은 반전 입력 $V_1$의 이득에서 저항비 $R_2/R_1 = 2K$를 빠뜨리게 하는 함정이다. ③과 ⑤는 $V_2$ 분압의 분모 $4+K$와 폐루프 계수 $1+2K$를 혼동하게 하며, ④는 두 계수를 역수로 바꾸게 하는 함정이다.

NoteBase

**다시 나오면 이렇게 판단**

먼저 비반전 입력의 분압 전압을 구하고, 가상단락으로 그 값을 반전 입력 노드 전압에 대입한 뒤, 반전 노드에 KCL을 적용한다. 마지막에는 $V_1$의 계수가 $-R_2/R_1$인지와 $V_2$ 분압의 분모가 $R_3 + R_4$인지 검산한다.

**암기 포인트**

비반전 기준전압이 있는 반전 증폭기는 $V_o = \left(1 + \frac{R_2}{R_1}\right)V_+ - \frac{R_2}{R_1}V_1$이고, 이 회로에서는 $V_+ = \frac{K}{4+K}V_2$이다.

NoteBase

6. 부궤환(Negative Feedback) 회로의 특징을 설명한 것으로 옳은 것은?

① 이득이 증가한다.
② 안정도가 감소한다.
③ 대역폭이 넓어진다.
④ 왜율이 증가한다.
⑤ 잡음이 증가한다.

**정답 3번**

**출제 포인트**

부귀환 회로가 이득, 안정도, 대역폭, 왜율, 잡음에 미치는 영향을 구별하는 문제이다.

**핵심 개념**

부귀환은 출력의 일부를 입력과 반대 위상으로 되돌려 입력 변화를 억제하는 방식이다. 이득은 감소하지만 안정도와 대역폭은 증가하고, 왜율과 잡음은 감소한다.
정귀환은 출력의 일부를 입력과 같은 방향으로 되돌려 변화를 강화하므로 발진 등에 이용된다.

**선지별 해설**

① X — 틀린 표현은 '이득이 증가한다'이다. 부귀환을 적용하면 폐루프 이득은 감소한다.
② X — 틀린 표현은 '안정도가 감소한다'이다. 부귀환은 소자 특성이나 온도 변화에 따른 이득 변동을 억제하므로 안정도를 증가시킨다.
③ O — 부귀환은 주파수 응답을 평탄하게 하고 유효한 동작 주파수 범위를 확장하므로 대역폭이 넓어진다.
④ X — 틀린 표현은 '왜율이 증가한다'이다. 부귀환은 비선형 왜곡을 억제하므로 왜율을 감소시킨다.
⑤ X — 틀린 표현은 '잡음이 증가한다'이다. 부귀환은 회로에서 발생한 잡음 성분을 억제하므로 잡음을 감소시킨다.

**오답 포인트**

부귀환에서 이득이 감소한다는 점만 보고 성능 전체가 나빠진다고 판단하기 쉽다. 부귀환은 이득을 일부 희생하는 대신 안정도와 대역폭을 높이고 왜율과 잡음을 낮춘다.

**다시 나오면 이렇게 판단**


부귀환의 효과를 '이득·왜율·잡음은 감소, 안정도·대역폭은 증가'로 묶어 판단한다.

**암기 포인트**

부귀환: 이득은 낮추고, 안정도와 대역폭은 높이며, 왜율과 잡음은 낮춘다.

NoteBase

7. 그림과 같이 면적 $S=50[m^2]$의 평행판 도체 사이에 두께 $l_1=5[m]$, $l_2=10[m]$, 유전율 $\epsilon_1=0.8$, $\epsilon_2=0.4$인 유전체를 넣었을 때 정전용량은 몇 [F]인가?




① 0.2
② 0.6
③ 0.8
④ 1.0
⑤ 1.6

**정답 5번**

**출제 포인트**

두 유전체가 전기장 방향으로 나란히 놓인 평행판 축전기의 합성 정전용량을 직렬 연결 공식으로 구하는 문제이다.

**조건 정리**

극판 면적은 $S = 50m^2$이다. 첫째 유전체는 $l_1 = 5m$, $\varepsilon_1 = 0.8$이고, 둘째 유전체는 $l_2 = 10m$, $\varepsilon_2 = 0.4$이다. 그림에서 두 유전체는 극판 사이의 전기장 방향으로 차례로 배치되어 있으므로 두 부분의 축전기는 직렬로 연결된 것과 같다. 길이가 모두 $m$ 단위로 주어져 별도의 단위 환산은 필요하지 않다.

**사용할 공식**

각 유전체 부분의 정전용량은 $C_i = \varepsilon_i S/l_i$이고, 직렬 합성 정전용량은 $1/C = 1/C_1 + 1/C_2$이다. 따라서 한 번에 쓰면 $C = \frac{S}{l_1/\varepsilon_1 + l_2/\varepsilon_2}$가 된다. 두 유전체가 면적을 나누어 차지한 것이 아니라 극판 사이의 두께를 나누어 차지하므로 병렬 공식이 아니라 직렬 공식을 사용한다.

NoteBase

### 계산 과정

첫째 부분은 $C_1 = \frac{\varepsilon_1 S}{l_1} = \frac{0.8 \times 50}{5} = 8F$이다. 둘째 부분은 $C_2 = \frac{\varepsilon_2 S}{l_2} = \frac{0.4 \times 50}{10} = 2F$이다. 두 부분을 직렬로 합성하면 $C = \frac{C_1 C_2}{C_1 + C_2} = \frac{8 \times 2}{8 + 2} = 1.6F$이다.

### 선지 판단

① X — $0.2F$는 계산값 $1.6F$와 다르다. 틀린 값 $0.2F$가 아니라 올바른 합성 정전용량은 $1.6F$이다.

② X — $0.6F$는 $C_1 = 8F$, $C_2 = 2F$를 직렬 합성한 결과가 아니다. 틀린 값 $0.6F$가 아니라 올바른 값은 $1.6F$이다.

③ X — $0.8F$는 주어진 첫째 유전체의 유전율 수치와 같을 뿐 합성 정전용량이 아니다. 틀린 값 $0.8F$가 아니라 올바른 값은 $1.6F$이다.

④ X — $1.0F$는 직렬식 $C = C_1 C_2/(C_1 + C_2)$의 계산 결과와 다르다. 틀린 값 $1.0F$가 아니라 올바른 값은 $1.6F$이다.

⑤ O — 두 부분의 정전용량 $8F$와 $2F$를 직렬 합성하면 $1.6F$이므로 계산 결과와 일치한다.

### 오답 포인트

그림에서 유전체가 극판 면적을 좌우로 나누는 것처럼 보인다는 이유로 병렬로 처리하면 안 된다. 전류 단자의 좌우 방향, 즉 극판 사이 전기장 방향을 따라 유전체 1과 유전체 2를 차례로 지나므로 직렬 구조이다. 또한 $\varepsilon_1 = 0.8$을 정전용량으로 그대로 고르는 것도 오류이다.

### 다시 나오면 이렇게 판단


유전체가 전기장 방향으로 두께를 나누면 직렬로 보고 $l/\varepsilon$을 더한다. 유전체가 극판 면적을 나누면 병렬로 보고 각 $\varepsilon S/l$을 더한다. 그다음 각 부분의 정전용량과 합성값의 단위를 확인한다.

### 암기 포인트

두께 분할은 직렬: $C = S/(l_1/\varepsilon_1 + l_2/\varepsilon_2)$. 면적 분할은 병렬이다.

NoteBase

8. 다음 LC회로의 전달함수[H(s)=$V_o(s)/V_i(s)$] 식으로 옳은 것은?




① $\frac{s^2}{s^2+LC}$ ② $\frac{s^2}{s^2+\frac{1}{LC}}$ ③ $\frac{\frac{1}{LC}}{s^2+\frac{1}{LC}}$

④ $\frac{s^2}{s^2+\frac{L}{C}}$ ⑤ $\frac{\frac{L}{C}}{s^2+\frac{L}{C}}$

**정답 2번**

### 출제 포인트

커패시터와 인덕터의 임피던스로 전압 분배식을 세우고, 인덕터 양단 출력의 전달함수를 구하는 문제이다.

### 조건 정리

커패시터 $C$와 인덕터 $L$은 입력에서 본 직렬 경로를 이룬다.
출력 $V_o(s)$는 인덕터 $L$ 양단의 전압이다.
커패시터와 인덕터의 임피던스는 각각 $Z_C = 1/(sC)$, $Z_L = sL$이다.

### 사용할 공식

직렬 임피던스의 전압 분배식으로
$H(s) = \frac{V_o(s)}{V_i(s)} = \frac{Z_L}{Z_C + Z_L}$
를 사용한다. 출력이 인덕터 양단에서 측정되므로 분자에는 $Z_L$이 들어간다.

NoteBase

### 계산 과정

임피던스를 대입하면
$H(s) = \frac{sL}{\frac{1}{sC} + sL}$
이다. 분자와 분모에 $sC$를 곱하면
$H(s) = \frac{s^2LC}{1 + s^2LC} = \frac{s^2}{s^2 + \frac{1}{LC}}$
가 된다. 따라서 ②의 식과 일치한다.

### 선지 판단

① X — 분모의 상수항을 $LC$로 둔 점이 틀렸다. 올바른 식은 $s^2 + 1/(LC)$를 분모로 하는 $s^2/(s^2 + 1/(LC))$이다.
② O — 전압 분배식을 정리한 $H(s) = s^2/(s^2 + 1/(LC))$와 정확히 일치한다.
③ X — 분자가 $1/(LC)$인 식은 같은 직렬 $LC$ 회로에서 커패시터 양단을 출력으로 잡았을 때의 저역통과형 전달함수이다. 이 문제처럼 인덕터 양단 출력이면 분자는 $s^2$이어야 한다.
④ X — 분모의 $L/C$가 틀렸다. 임피던스 식을 정리하면 상수항은 $L/C$가 아니라 $1/(LC)$가 된다.
⑤ X — 분자와 분모의 상수항을 모두 $L/C$로 둔 점이 틀렸다. 인덕터 양단 출력의 올바른 식은 분자가 $s^2$, 분모가 $s^2 + 1/(LC)$이다.

### 오답 포인트

출력 단자가 인덕터 양단이라는 점을 놓치면 ③처럼 커패시터 출력의 식을 선택하기 쉽다. 또한 $LC$, $1/(LC)$, $L/C$를 혼동하면 ①·④·⑤가 그럴듯해 보인다. 분모의 두 항은 같은 차원을 가져야 하므로 $s^2$와 함께 더해지는 항은 $1/(LC)$이다.

### 다시 나오면 이렇게 판단

먼저 출력이 걸리는 소자의 임피던스를 전압 분배식의 분자에 둔다. 그다음 $Z_C = 1/(sC)$, $Z_L = sL$을 대입해 정리하고, 저주파와 고주파에서의 극한으로 검산한다. 이 회로는 $s \to 0$에서 $H(s) \to 0$, $s \to \infty$에서 $H(s) \to 1$이므로 고역통과형 식이어야 한다.

### 암기 포인트


직렬 $LC$ 회로에서 인덕터 출력은 $H_L(s) = s^2/(s^2 + 1/(LC))$이고, 커패시터 출력은 $H_C(s) = (1/(LC))/(s^2 + 1/(LC))$이다.

NoteBase


9. 다음은 어떤 논리회로의 진리표이다. 이 진리표의 논리회로로 옳은 것은?

| X | Y | S | C |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |


①





②





③




④




⑤




**정답 1번**

**출제 포인트**

진리표에서 두 입력이 서로 다를 때만 $S = 1$이므로 $S = X \oplus Y$인 XOR 게이트가 필요하고, 두 입력이 모두 1일 때만 $C = 1$이므로 $C = XY$인 AND 게이트가 필요하다. 이는 반가산기의 합과 자리올림 출력이다.

NoteBase

### 선지별 해설

① O — 위쪽은 XOR 게이트이므로 $S = X \oplus Y$, 아래쪽은 AND 게이트이므로 $C = XY$가 된다. 두 출력이 진리표의 모든 행과 일치한다.
② X — $S$ 출력단에 반전 원이 붙어 XNOR가 되므로 두 입력이 같을 때 $S = 1$이 되어 진리표와 반대이다. 틀린 XNOR 게이트를 XOR 게이트로 바꾸면 옳다.
③ X — $S$는 XOR로 맞지만 $C$ 출력단의 반전 원 때문에 NAND가 되어 $C = \overline{XY}$가 된다. 틀린 NAND 게이트를 AND 게이트로 바꾸면 옳다.
④ X — $S$는 XNOR, $C$는 NAND이므로 두 출력이 모두 진리표의 값과 반대이다. XNOR를 XOR로, NAND를 AND로 바꾸면 옳다.
⑤ X — 위쪽 기호는 출력단에 반전 원이 있는 NOR 게이트이므로 $S = \overline{X + Y}$가 되어 XOR 진리표와 일치하지 않는다. 틀린 NOR 게이트를 XOR 게이트로 바꾸면 옳다. 아래쪽 AND 게이트의 $C = XY$는 맞다.

### 오답 포인트

XOR 기호의 입력 쪽 추가 곡선과 출력단의 작은 반전 원을 혼동하기 쉽다. 추가 곡선은 XOR을 뜻하고, 출력단의 작은 원은 출력값을 반전하므로 XOR에 원이 붙으면 XNOR, AND에 원이 붙으면 NAND가 된다.

### 다시 나오면 이렇게 판단


먼저 진리표에서 출력이 1이 되는 입력 조합을 찾는다. 입력이 서로 다를 때만 1이면 XOR, 두 입력이 모두 1일 때만 1이면 AND로 판단한 뒤, 출력단의 반전 원 유무를 확인한다.

### 암기 포인트

반가산기는 합 $S = X \oplus Y$, 자리올림 $C = XY$이다.

NoteBase

10. 다음의 위상천이 발진기 회로에서 발진주파수와 발진에 필요한 $R_F/R$의 최솟값으로 옳은 것은?




| | 발진주파수 | $R_F/R$ 최솟값 |
|---|---|---|
| ① | $\frac{\sqrt{6}}{2\pi RC}$ | 3 |
| ② | $\frac{\sqrt{6}}{2\pi RC}$ | 29 |
| ③ | $\frac{1}{2\pi\sqrt{6}\,RC}$ | 3 |
| ④ | $\frac{1}{2\pi\sqrt{6}\,RC}$ | 29 |
| ⑤ | $\frac{1}{2\pi RC}$ | 3 |

**정답 4번**

### 출제 포인트

이 문제는 동일한 $R$, $C$로 구성된 3단 RC 위상천이 발진기에서 발진 위상 조건으로 주파수를 구하고, 발진 크기 조건으로 반전 증폭기의 최소 이득 $R_F/R$을 구하는 문제이다.

### 조건 정리

주어진 값: 세 커패시터가 모두 $C$이고 세 저항이 모두 $R$인 RC 위상천이 회로이다.
구해야 할 값: 발진주파수 $f_0$와 발진에 필요한 $R_F/R$의 최소값이다.
주의할 조건: 연산증폭기는 반전 증폭기이므로 RC 회로가 추가로 180 °의 위상천이를 만들고, 루프 이득의 크기는 1 이상이어야 한다.

NoteBase

### 사용할 공식

동일한 3단 RC 위상천이 회로의 전달함수에서 $x = sRC$라 두면
$\beta(s) = \frac{x^3}{x^3 + 6x^2 + 5x + 1}$
이다. $s = j\omega$를 대입하여 위상 조건을 적용하면
$1 - 6(\omega RC)^2 = 0$
이므로
$\omega_0 = \frac{1}{\sqrt{6}RC}, \qquad f_0 = \frac{1}{2\pi\sqrt{6}RC}$
이다. 이 주파수에서 RC 회로의 전달 크기는 $|\beta| = 1/29$이므로, 반전 증폭기의 이득 크기 $R_F/R$은 최소 29가 되어야 한다. 이 공식은 세 RC 구간의 위상천이와 반전 증폭기의 $180^\circ$ 위상반전이 합쳐져 정귀환을 이루는 조건을 나타낸다.

### 계산 과정

1. 위상 조건 $1 - 6(\omega RC)^2 = 0$에서 $\omega_0 = 1/(\sqrt{6}RC)$를 얻는다.
2. $f_0 = \omega_0/(2\pi)$이므로 $f_0 = 1/(2\pi\sqrt{6}RC)$이다.
3. 이때 RC 회로의 감쇠율이 1/29이므로 루프 이득을 1로 만들려면 $(R_F/R)(1/29) = 1$이어야 한다. 따라서 발진에 필요한 최소값은 $R_F/R = 29$이다.

### 선지 판단

① X — $\sqrt{6}/(2\pi RC)$는 위상 조건에서 $\sqrt{6}$을 분자로 잘못 옮긴 주파수이고, 최소 이득 3도 RC 회로의 감쇠를 보상하지 못한다. 올바르게는 $f_0 = 1/(2\pi\sqrt{6}RC)$, $R_F/R$의 최소값은 29이다.
② X — 최소 이득 29는 맞지만, 주파수 $\sqrt{6}/(2\pi RC)$가 틀렸다. 올바른 발전주파수는 $1/(2\pi\sqrt{6}RC)$이다.
③ X — 발전주파수 $1/(2\pi\sqrt{6}RC)$는 맞지만, $R_F/R = 3$이면 루프 이득이 $3/29 < 1$이어서 발진을 유지할 수 없다. 최소값은 29이다.
④ O — 발전주파수는 $1/(2\pi\sqrt{6}RC)$이고, RC 회로의 1/29 감쇠를 보상하는 $R_F/R$의 최소값은 29이므로 두 조건이 모두 맞다.
⑤ X — $1/(2\pi RC)$는 3단 RC 회로의 상호작용에 따른 $\sqrt{6}$ 계수를 누락한 주파수이며, 최소 이득 3도 부족하다. 올바르게는 $f_0 = 1/(2\pi\sqrt{6}RC)$, $R_F/R$의 최소값은 29이다.
따라서 두 조건을 모두 만족하는 정답은 ④이다.

### 오답 포인트

핵심 함정은 단일 RC 회로의 차단주파수 $1/(2\pi RC)$를 그대로 쓰거나, 위상 조건에서 얻은 $\sqrt{6}$을 분자로 뒤집는 것이다. 또한 RC 구간이 3개라는 이유만으로 최소 이득을 3으로 정하면 안 된다. 실제 3단 RC 회로는 발진주파수에서 신호를 1/29로 감쇠하므로 증폭기 이득이 최소 29여야 한다.

NoteBase

### 다시 나오면 이렇게 판단

동일한 $R$, $C$의 3단 RC 위상천이 발진기는 먼저 위상 조건으로 $f_0 = 1/(2\pi\sqrt{6}RC)$를 정하고, 이어 크기 조건으로 증폭기 이득의 최소값이 29인지 확인한다. 주파수 조건과 이득 조건을 각각 검산한 뒤 둘을 동시에 만족하는 선지를 고른다.

### 암기 포인트

3단 RC 위상천이 발진기: $f_0 = 1/(2\pi\sqrt{6}RC)$, 최소 이득 $R_F/R = 29$이다.

NoteBase

11. 공통 컬렉터(Common Collecter) 증폭기의 특징을 설명한 것으로 옳지 않은 것은?

① 입력전압과 출력전압의 크기가 거의 같다.
② 입력전압과 출력전압의 위상이 같다.
③ 출력임피던스가 매우 낮다.
④ 입력임피던스가 낮아 임피던스 정합용으로 사용한다.
⑤ 에미터 폴로어(Emitter Follower)라고도 한다.

**정답 4번**

**출제 포인트**

공통 컬렉터 증폭기의 전압 이득, 위상 관계, 입출력 임피던스와 용도를 구분하는 문제이다.

**핵심 개념**

공통 컬렉터 증폭기는 컬렉터를 입력과 출력의 공통 단자로 두고 이미터에서 출력을 얻는 회로이다. 전압 이득은 1보다 약간 작아 입력과 출력의 크기가 거의 같고, 위상 반전이 없으며, 입력 임피던스는 높고 출력 임피던스는 낮다. 따라서 앞단에 부담을 적게 주면서 낮은 임피던스의 부하를 구동하는 버퍼 또는 임피던스 정합 회로로 사용된다.

**선지별 해설**

① O — 전압 이득이 1보다 약간 작으므로 입력전압과 출력전압의 크기는 거의 같다.
② O — 이미터 전압이 베이스 입력전압을 따라 변하므로 입력과 출력은 동상이며 위상 반전이 없다.
③ O — 이미터 쪽에서 출력을 얻는 공통 컬렉터 회로는 출력 임피던스가 매우 낮아 부하 구동에 유리하다.
④ X — 틀린 표현은 '입력임피던스가 낮아'이다. 실제로는 입력 임피던스가 높고 출력 임피던스가 낮아서 임피던스 정합용으로 사용한다.
⑤ O — 출력이 이미터에서 입력을 따라 나오므로 이미터 팔로어라고도 한다.

**오답 포인트**

④는 '출력 임피던스가 낮다'는 실제 특징을 '입력 임피던스가 낮다'로 바꾸어 놓은 선지이다. 임피던스 정합에 쓰인다는 결론만 보고 맞다고 판단하기 쉽지만, 공통 컬렉터의 핵심 조합은 높은 입력 임피던스와 낮은 출력 임피던스이다.

**다시 나오면 이렇게 판단**

공통 컬렉터 또는 이미터 팔로어가 나오면 전압 이득은 거의 1, 동상, 높은 입력 임피던스, 낮은 출력 임피던스의 네 가지 기준으로 각 선지를 판단한다.


NoteBase

**암기 포인트**

이미터 팔로어는 전압은 그대로 따라가고, 입력은 높게 받고 출력은 낮게 내보낸다.

NoteBase

12. 다음은 오실로스코프 화면에 나타난 구형파이다. 이 파형의 주파수 및 진폭으로 옳은 것은?




| | 주파수[kHz] | 진폭[mV] |
|---|---|---|
| ① | 200 | 10 |
| ② | 200 | 20 |
| ③ | 250 | 10 |
| ④ | 250 | 20 |
| ⑤ | 400 | 10 |

**정답 3번**

### 출제 포인트

오실로스코프 파형에서 한 주기의 수평 칸 수와 첨두 진폭의 수직 칸 수를 읽어 주파수와 진폭을 구하는 문제이다.

### 조건 정리

수평 감도: 한 칸당 $1.0\mu s$

수직 감도: 한 칸당 $5mV$

한 주기: 수평 4칸

0전위에서 양의 첨두까지: 수직 2칸

구해야 할 값: 주파수 $f$와 진폭 $V_p$

주의할 조건: 진폭은 양의 첨두와 음의 첨두 사이의 첨두간 전압 $V_{pp}$가 아니라 0전위에서 한쪽 첨두까지의 크기이다.

NoteBase

### 사용할 공식

T=(한 주기의 수평 칸 수)×(한 칸당 시간)
$f = \frac{1}{T}$
V_p=(0전위부터 첨두까지의 수직 칸 수)×(한 칸당 전압)
같은 위상의 반복점 사이가 한 주기이므로 그 수평 길이로 $T$를 구한다. 진폭은 0전위에서 첨두까지의 수직 거리로 구한다.

### 계산 과정

1. 한 주기는 수평 4칸이므로 $T = 4 \times 1.0\mu s = 4\mu s$이다.
2. 따라서 $f = 1/T = 1/(4 \times 10^{-6} s) = 2.5 \times 10^{5} Hz = 250kHz$이다.
3. 0전위에서 양의 첨두까지는 수직 2칸이므로 $V_p = 2 \times 5mV = 10mV$이다.
4. 양의 첨두에서 음의 첨두까지는 4칸이므로 첨두간 전압은 $V_{pp} = 20mV$이지만, 이는 이 문항에서 묻는 진폭이 아니다.

### 선지 판단

① X — 진폭 $10mV$는 맞지만 주파수 $200kHz$가 틀리다. 올바르게는 주파수 $250kHz$, 진폭 $10mV$이다.
② X — 주파수 $200kHz$와 진폭 $20mV$가 모두 틀리다. $20mV$는 진폭이 아니라 첨두간 전압 $V_{pp}$이다.
올바르게는 주파수 $250kHz$, 진폭 $10mV$이다.
③ O — 계산한 주파수 $250kHz$와 진폭 $10mV$가 모두 일치한다.
④ X — 주파수 $250kHz$는 맞지만 진폭 $20mV$가 틀리다. 올바른 진폭은 $10mV$이며, $20mV$는 $V_{pp}$이다.
⑤ X — 진폭 $10mV$는 맞지만 주파수 $400kHz$가 틀리다. 올바른 주파수는 $250kHz$이다.
계산 결과 주파수는 $250kHz$, 진폭은 $10mV$이므로 정답은 3번이다.

### 오답 포인트

핵심 함정은 진폭 $V_p$와 첨두간 전압 $V_{pp}$를 혼동하는 것이다. 파형의 위쪽 첨두가 $+10mV$, 아래쪽 첨두가 $-10mV$이므로 진폭은 $10mV$이고 첨두간 전압만 $20mV$이다. 또한 $\mu s$를 $s$로 바꿀 때 $10^{-6}$을 적용해야 한다.

### 다시 나오면 이렇게 판단


먼저 같은 위상의 반복점 사이에서 한 주기의 칸 수를 센 뒤 수평 감도를 곱해 $T$를 구하고, $f = 1/T$로 주파수를 계산한다. 진폭은 0전위에서 한쪽 첨두까지의 칸 수에 수직 감도를 곱해 구한다.

### 암기 포인트

주파수는 $f = 1/T$, 진폭은 0전위에서 한쪽 첨두까지이며, 첨두간 전압은 $V_{pp} = 2V_p$이다.

NoteBase

13. 다음 회로에서 $V_{GS}$=0일 때 드레인 전류 $I_{DSS}$=200[㎃], 전달컨덕턴스 $g_m$=200[mS]인 D-MOSFET을 이용하여 공통 소스(Common Source) 증폭기를 구성하였다. 직류드레인전압($V_D$)과 교류출력전압($V_{out}$)은 얼마인가?




| | $V_D$[V] | $V_{out}$[V] |
|---|---|---|
| ① | 8.4 | 3.3 |
| ② | 8.4 | 4.3 |
| ③ | 7.6 | 4.3 |
| ④ | 7.6 | 3.3 |
| ⑤ | 7.6 | 2.3 |

**정답 1번**

**출제 포인트**

이 문제는 $V_{GS}=0$인 D-MOSFET의 직류 드레인 전류와 공통 소스 증폭기의 교류 전압 이득을 이용하여 $V_D$와 $V_{out}$을 구하는 문제이다.

**조건 정리**

주어진 값: $V_{DD}=15V$, $I_{DSS}=200mA$, $g_m=200mS$, $R_D=33\Omega$, $R_L=1M\Omega$, $V_{in}=500mV$이다.
직류 해석에서는 $C_1$과 $C_2$가 개방되므로 $R_L$은 드레인 직류 전압에 영향을 주지 않는다. 소스가 접지되고 게이트의 직류 전압도 $0V$이므로 $V_{GS}=0$이고, 따라서 $I_D=I_{DSS}=200mA$이다.
교류 해석에서는 결합 커패시터를 단락으로 보므로 드레인의 교류 부하는 $R_D \parallel R_L$이다.

NoteBase

### 사용할 공식

직류 드레인 전압은
$V_D = V_{DD} - I_D R_D$
으로 구한다.
공통 소스 증폭기의 중간 주파수 전압 이득은
$A_v = -g_m(R_D \parallel R_L)$
이고, 출력전압의 크기는
$|V_{out}| = |A_v| V_{in}$
이다. 음의 부호는 입력과 출력의 위상이 반대임을 뜻하며, 선지에는 출력전압의 크기가 제시되어 있다.

### 계산 과정

1. $I_D = 200mA = 0.2A$이므로
$V_D = 15 - (0.2)(33) = 8.4V$
이다.
2. $R_L = 1M\Omega$은 $R_D = 33\Omega$보다 매우 크므로
$R_D \parallel R_L = 33\Omega \parallel 1M\Omega \approx 33\Omega$
이다.
3. $g_m = 200mS = 0.2S$, $V_{in} = 500mV = 0.5V$이므로
$A_v \approx -(0.2)(33) = -6.6$
$|V_{out}| = (6.6)(0.5) = 3.3V$
이다. 따라서 $V_D = 8.4V$, $V_{out} = 3.3V$이다.

### 선지 판단

① O — $V_D = 8.4V$, $V_{out} = 3.3V$로 두 계산 결과가 모두 일치한다.
② X — $V_D = 8.4V$는 맞지만 $V_{out} = 4.3V$가 틀리다. 올바르게는 $V_{out} = 3.3V$이다.
③ X — $V_D = 7.6V$와 $V_{out} = 4.3V$가 모두 틀리다. 올바르게는 각각 $V_D = 8.4V$, $V_{out} = 3.3V$이다.
④ X — $V_{out} = 3.3V$는 맞지만 $V_D = 7.6V$가 틀리다. 올바르게는 $V_D = 8.4V$이다.
⑤ X — $V_D = 7.6V$와 $V_{out} = 2.3V$가 모두 틀리다. 올바르게는 각각 $V_D = 8.4V$, $V_{out} = 3.3V$이다.

### 오답 포인트

직류 해석과 교류 해석에서 커패시터의 역할을 혼동하기 쉽다. 직류에서는 $C_2$가 개방되어 $R_L$이 $V_D$ 계산에 들어가지 않지만, 교류에서는 $C_2$가 단락으로 동작하여 $R_D \parallel R_L$이 이득 계산에 들어간다. 또한 $200mA = 0.2A$, $500mV = 0.5V$로 단위를 변환해야 한다.

NoteBase

**다시 나오면 이렇게 판단**

먼저 직류 등가회로에서 결합 커패시터를 개방하여 동작점 $V_D$를 구한다. 그다음 교류 등가회로에서 결합 커패시터를 단락하고 $A_v = -g_m(R_D \parallel R_L)$를 적용한 뒤, 입력전압의 단위를 변환하여 출력전압의 크기를 계산한다.

**암기 포인트**

D-MOSFET은 $V_{GS} = 0$일 때 $I_D = I_{DSS}$이고, 공통 소스 증폭기의 전압 이득은 $A_v = -g_m(R_D \parallel R_L)$이다.

14. 다음 카르노 맵(Karnaugh Map)을 표현한 논리식으로 옳은 것은? (단, X는 don't care를 나타낸다.)

| CD \ AB | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 1 | 1 | 0 |
| 01 | 1 | X | X | 1 |
| 11 | 1 | X | X | 1 |
| 10 | 0 | 1 | 1 | 0 |

① $AC+BD$
② $B+D$
③ $B'+D'$
④ $BD$
⑤ $B'D'$

**정답 2번**

**출제 포인트**

카르노 맵에서 인접한 1과 don't care(X)를 가능한 한 큰 묶음으로 만들고, 각 묶음에서 변하지 않는 변수만 남겨 최소 논리식을 구하는 문제이다.

**조건 정리**

주어진 값: 열은 $AB$ = 00, 01, 11, 10, 행은 $CD$ = 00, 01, 11, 10의 그레이 코드 순서이다.
구해야 할 값: 맵의 모든 1을 포함하면서 0은 포함하지 않는 최소 논리식이다.
주의할 조건: X는 필요에 따라 1로 포함하거나 제외할 수 있으므로 더 큰 묶음을 만드는 데 이용할 수 있다.

**사용할 공식**

카르노 맵에서 $2^n$개짜리 인접 묶음을 만들면, 그 묶음 안에서 값이 변하는 변수는 소거되고 일정한 변수만 곱항에 남는다. 여러 묶음에서 얻은 곱항은 OR 연산인 +로 합한다.
이 원리를 쓰는 이유: 이 맵은 1과 X를 이용해 8칸 묶음 두 개를 만들 수 있기 때문이다.

NoteBase

**계산 과정**

1. $B=1$인 두 열 $AB=01, 11$의 8칸을 묶는다. 이 묶음에서는 $A, C, D$가 변하고 $B=1$만 일정하므로 항은 $B$이다.
2. $D=1$인 두 행 $CD=01, 11$의 8칸을 묶는다. 이 묶음에서는 $A, B, C$가 변하고 $D=1$만 일정하므로 항은 $D$이다.
3. 두 묶음을 OR로 합하면 최소식은 $F=B+D$이다. 이 식은 $B=0$이고 $D=0$인 네 모서리에서만 0이 되어 맵의 0 배치와 정확히 일치한다.

**선지 판단**

① X — $AC+BD$는 맵의 모든 1을 포함하지 못한다. 예를 들어 $AB=01$, $CD=00$인 칸은 맵에서 1이지만 $A=0, C=0, D=0$이므로 $AC+BD=0$이다. 틀린 식이며, 올바른 최소식은 $B+D$이다.
② O — $B$는 가운데 두 열의 1을, $D$는 가운데 두 행의 1을 포함한다. 두 항을 합한 $B+D$는 모든 1을 덮고 네 개의 0은 덮지 않는다.
③ X — $B'+D'$는 $AB=00$, $CD=00$에서 1이 되지만 해당 칸은 맵에서 0이다. 보수 변수를 잘못 선택한 식이며, 올바르게는 $B+D$이다.
④ X — $BD$는 $B=1$과 $D=1$이 동시에 성립하는 칸만 1로 만든다. 따라서 $AB=01$, $CD=00$처럼 $B=1, D=0$인 1과 $AB=00$, $CD=01$처럼 $B=0, D=1$인 1을 놓친다. AND가 아니라 OR로 결합한 $B+D$가 올바르다.
⑤ X — $B'D'$는 $B=0, D=0$인 네 모서리를 1로 만들지만, 그 네 칸은 모두 맵에서 0이다. 이는 0 영역에 해당하는 곱항이며, 주어진 함수의 최소식은 $B+D$이다.

**오답 포인트**

X를 반드시 제외해야 한다고 생각하면 8칸 묶음을 놓치기 쉽다. 또한 두 묶음이 각각 $B$와 $D$를 나타낸 뒤 이를 $BD$로 곱하는 실수가 흔하다. 서로 다른 묶음에서 얻은 곱항은 OR로 합하므로 $B+D$가 된다.

**다시 나오면 이렇게 판단**


먼저 X를 활용해 1, 2, 4, 8칸 순으로 가능한 가장 큰 인접 묶음을 만든다. 각 묶음에서 변하지 않는 변수만 남기고, 묶음별 항을 OR로 합한 뒤 원래의 0을 포함하지 않는지 검산한다.

**암기 포인트**

큰 묶음일수록 변수가 많이 소거된다. 이 맵은 '가운데 두 열은 $B$, 가운데 두 행은 $D$'이므로 $B+D$이다.

NoteBase

15. 다음 회로에서 $R_4$(1Ω)저항의 역할에 대한 설명으로 옳은 것은?




① $Q_1$ 트랜지스터의 온도보상
② $Q_2$ 트랜지스터의 바이어스 안정화
③ $Q_3$ 트랜지스터의 온도보상
④ 출력전압 조절
⑤ 출력 단락시 700㎃로 전류제한

**정답 5번**

**출제 포인트**

이 문제는 직렬 저항 $R_4$에 생기는 전압 강하를 $Q_3$가 감지하여 패스 트랜지스터 $Q_2$의 구동을 줄이는 과전류 제한 동작을 판단하는 문제이다.

NoteBase

### 선지별 해설

① X — $Q_1$은 온도 보상용 트랜지스터가 아니라, 출력 분압 전압과 기준 전압의 차이를 감지하여 출력전압을 제어하는 오차 증폭기 역할을 한다. 틀린 표현인 '$Q_1$ 트랜지스터의 온도보상'은 '$Q_1$에 의한 출력전압 오차 검출 및 제어'로 고쳐야 한다.
② X — $Q_2$는 바이어스를 안정화하는 소자가 아니라 입력과 출력 사이에 직렬로 놓여 부하 전류를 공급하고 출력전압을 조절하는 직렬 패스 트랜지스터이다. 틀린 표현인 '$Q_2$ 트랜지스터의 바이어스 안정화'는 '$Q_2$에 의한 출력전압 및 부하 전류 제어'로 고쳐야 한다.
③ X — $Q_3$는 온도 보상용이 아니라 $R_4$ 양단의 전압 강하를 감지하는 전류 제한용 트랜지스터이다. 틀린 표현인 '$Q_3$ 트랜지스터의 온도보상'은 '$Q_3$에 의한 과전류 감지 및 제한'으로 고쳐야 한다.
④ X — 출력전압은 출력단의 분압 저항 $R_1$, $R_2$가 정하는 피드백 전압에 의해 조절된다. $R_4$는 출력전압 조절용이 아니라 출력전류 검출용 저항이므로, 틀린 표현인 '출력전압 조절'은 '출력전류 검출 및 제한'으로 고쳐야 한다.
⑤ O — 출력이 단락되어 전류가 증가하면 $R_4$의 전압 강하가 커진다. $Q_3$의 베이스-이미터 전압이 약 $0.7V$가 되는 순간 $Q_3$가 도통하여 $Q_2$의 구동 전류를 줄인다. 따라서 제한 전류는
$I_{limit} \approx V_{BE}/R_4 = 0.7V/1\Omega = 0.7A = 700mA$이다.

### 오답 포인트

$R_4$가 출력 경로에 직렬로 있다는 이유만으로 출력전압 조절용 저항으로 오인하기 쉽다. 핵심은 $Q_3$가 $R_4$ 양단의 전압 강하를 감지하도록 연결되어 있다는 점이며, 이 연결은 전압 조절이 아니라 과전류 제한 회로를 뜻한다.

### 다시 나오면 이렇게 판단

출력 경로의 작은 직렬 저항 양단을 트랜지스터의 베이스-이미터가 감시하는 회로에서는 $I_{limit} \approx V_{BE}/R_s$를 적용한다. 저항 양단 전압이 약 $0.7V$에 이르면 감지 트랜지스터가 켜져 패스 트랜지스터의 구동을 줄인다.

### 암기 포인트

전류 검출 저항 $1\Omega$과 실리콘 트랜지스터의 $V_{BE} \approx 0.7V$가 만나면 제한 전류는 약 $0.7A$이다.

NoteBase

16. 공통 에미터(Common Emitter) 증폭기에서 에미터 바이패스(Bypass) 커패시터를 제거할 때 증폭기에 발생하는 결과로 옳은 것은?

① 베이스 입력임피던스가 낮아진다.
② 회로가 불안정하게 동작한다.
③ 회로의 동작점이 위로 올라간다.
④ 전압이득이 감소한다.
⑤ 회로의 동작점이 아래로 내려간다.

**정답 4번**

### 출제 포인트

공통 이미터 증폭기에서 이미터 바이패스 커패시터를 제거할 때 이미터 저항에 의한 교류 부귀환이 전압이득, 입력임피던스, 안정성 및 직류 동작점에 미치는 영향을 묻는 문제이다.

### 핵심 개념

이미터 바이패스 커패시터는 교류 신호에 대해 이미터 저항을 우회하여 이미터를 교류적으로 접지하는 소자이다. 이를 제거하면 교류 전류가 이미터 저항을 통과하면서 이미터 전압이 변하고, 베이스-이미터 전압의 변화를 억제하는 이미터 부귀환이 생긴다. 그 결과 전압이득은 감소하고 베이스에서 본 입력임피던스와 동작 안정성은 증가한다. 한편 커패시터는 직류에서 원래 개방 상태이므로 제거해도 직류 바이어스와 동작점은 변하지 않는다.

### 선지별 해설

① X — 틀린 표현은 '베이스 입력임피던스가 낮아진다'이다. 이미터 저항이 교류 신호에 작용하면 베이스에서 본 입력임피던스는 대략 $r_\pi + (\beta + 1)R_E$처럼 커지므로, 올바르게는 베이스 입력임피던스가 높아진다.
② X — 틀린 표현은 '회로가 불안정하게 동작한다'이다. 이미터 저항에 의한 부귀환이 증폭도의 소자 편차와 신호 변화를 억제하므로, 올바르게는 회로의 교류 동작이 더 안정적이 된다.
③ X — 틀린 표현은 '회로의 동작점이 위로 올라간다'이다. 바이패스 커패시터는 직류에서 개방되어 있으므로 제거 전후의 직류 바이어스 조건이 같다. 올바르게는 동작점이 변하지 않는다.
④ O — 커패시터를 제거하면 이미터 저항이 교류 부귀환을 형성하여 입력에 따른 베이스-이미터 전압 변화를 줄이므로 전압이득이 감소한다.
⑤ X — 틀린 표현은 '회로의 동작점이 아래로 내려간다'이다. 커패시터 제거는 교류 특성을 바꾸지만 직류 바이어스에는 영향을 주지 않으므로, 올바르게는 동작점이 변하지 않는다.

NoteBase

**오답 포인트**

커패시터 제거를 직류 바이어스 변화로 오해하면 ③이나 ⑤를 고르기 쉽다. 이미터 바이패스 커패시터는 교류 경로만 바꾸며, 제거 시 이미터 저항의 부귀환이 살아나 전압이득은 감소하고 입력임피던스와 안정성은 증가한다.

**다시 나오면 이렇게 판단**


이미터 바이패스 커패시터가 있으면 이미터 저항의 교류 영향이 줄어 이득이 커지고, 제거하면 이미터 부귀환이 생겨 이득은 감소하며 입력임피던스와 안정성은 증가한다. 직류 동작점은 커패시터의 유무와 무관하게 그대로이다.

**암기 포인트**

바이패스 제거는 '이득 감소·입력임피던스 증가·안정성 증가·직류 동작점 불변'이다.

NoteBase

17. 다음 중 정현파 입력신호의 주파수 변화에 따른 출력신호의 특성을 설명한 것으로 옳은 것을 모두 고르면?




ㄱ. 대역 통과 필터 특성을 갖는다.

ㄴ. 상측 차단주파수는 $f_H = \frac{1}{2\pi R_2 C_2}$ 이다.

ㄷ. 대역폭은 $\frac{1}{2\pi}(\frac{R_2C_2 - R_1C_1}{R_1R_2C_1C_2})$ 이다.

① ㄱ
② ㄱ, ㄴ
③ ㄱ, ㄷ
④ ㄴ, ㄷ
⑤ ㄱ, ㄴ, ㄷ

**정답 3번**

### 출제 포인트

이 문제는 직렬 커패시터 $C_2$가 만드는 하측 차단주파수와 병렬 커패시터 $C_1$이 만드는 상측 차단주파수를 구분하여 대역 통과 특성과 대역폭을 판단하는 문제이다.

### 조건 정리

주어진 값은 $R_1 = 1.3k\Omega, C_1 = 0.1\mu F, R_2 = 15k\Omega, C_2 = 47nF$이다.
저주파에서는 직렬 커패시터 $C_2$가 출력 전달을 막고, 고주파에서는 병렬 커패시터 $C_1$이 신호를 접지 쪽으로 우회시킨다. 따라서 중간 주파수 대역만 통과한다.

NoteBase

### 사용할 공식

하측 차단주파수는 $f_L = \frac{1}{2\pi R_2 C_2}$, 상측 차단주파수는 $f_H = \frac{1}{2\pi R_1 C_1}$이다.
대역폭은 $BW = f_H - f_L$이므로
$BW = \frac{1}{2\pi}\left(\frac{1}{R_1 C_1} - \frac{1}{R_2 C_2}\right) = \frac{1}{2\pi}\left(\frac{R_2 C_2 - R_1 C_1}{R_1 R_2 C_1 C_2}\right)$
이다. 직렬 $C_2$는 저주파 차단을, 병렬 $C_1$은 고주파 차단을 결정하므로 이 공식을 사용한다.

### 계산 과정

1. $R_2 C_2 = (15 \times 10^3)(47 \times 10^{-9}) = 705 \times 10^{-6} s$이므로 $f_L \approx 225.8 Hz$이다.
2. $R_1 C_1 = (1.3 \times 10^3)(0.1 \times 10^{-6}) = 130 \times 10^{-6} s$이므로 $f_H \approx 1{,}224.3 Hz$이다.
3. 따라서 $BW = f_H - f_L \approx 1{,}224.3 - 225.8 = 998.5 Hz$이며, 제시된 대역폭 식과 일치한다.

### 선지 판단

① X — ㄱ만 고른 선택지이다. 회로가 대역 통과 필터라는 ㄱ은 맞지만 대역폭 식인 ㄷ도 맞으므로, 올바르게는 ㄱ과 ㄷ을 함께 골라야 한다.
② X — ㄱ, ㄴ을 고른 선택지이다. ㄴ의 $1/(2\pi R_2 C_2)$는 상측 차단주파수가 아니라 하측 차단주파수이므로, 올바른 조합은 ㄱ, ㄷ이다.
③ O — ㄱ, ㄷ을 고른 선택지이다. 저주파와 고주파가 모두 감쇠되어 대역 통과 특성을 가지며, $BW = f_H - f_L$을 정리하면 ㄷ의 식이 된다.
④ X — ㄴ, ㄷ을 고른 선택지이다. ㄴ은 차단주파수의 역할을 뒤바꾼 표현이고 ㄱ은 맞으므로, 올바르게는 ㄴ을 제외하고 ㄱ을 포함한 ㄱ, ㄷ이다.
⑤ X — ㄱ, ㄴ, ㄷ을 모두 고른 선택지이다. ㄴ이 틀렸으므로, 올바르게는 ㄴ을 제외한 ㄱ, ㄷ이다.

### 오답 포인트

ㄴ의 식 자체는 차단주파수 식이지만 명칭이 함정이다. $C_2$는 신호 경로에 직렬로 놓여 저주파를 차단하므로 $1/(2\pi R_2 C_2)$는 $f_L$이다. 반대로 $C_1$은 접지에 병렬로 놓여 고주파를 우회시키므로 $1/(2\pi R_1 C_1)$가 $f_H$이다.

### 다시 나오면 이렇게 판단


먼저 커패시터가 신호 경로에 직렬인지 접지에 병렬인지 확인한다. 직렬 커패시터는 저주파 차단으로 $f_L$을, 접지 병렬 커패시터는 고주파 차단으로 $f_H$를 정한다. 그다음 $BW = f_H - f_L$로 계산하고 $f_H > f_L$인지 검산한다.

### 암기 포인트

직렬 $C$는 저주파 차단, 접지 병렬 $C$는 고주파 차단이며, 대역폭은 상측 차단주파수에서 하측 차단주파수를 뺀 값이다.

NoteBase

18. 다음 회로를 테브난 등가회로로 나타낼 때 등가전압($V_{Th}$)과 등가저항($R_{Th}$)으로 옳은 것은?




| | $V_{Th}$[V] | $R_{Th}$[kΩ] |
|---|---|---|
| ① | 1 | 1 |
| ② | 1 | 2/3 |
| ③ | 2 | 1 |
| ④ | 2 | 2/3 |
| ⑤ | 2 | 1/3 |

**정답 2번**

### 출제 포인트

이 문제는 출력 단자의 개방전압으로 테브난 등가전압을 구하고, 독립전원을 제거한 뒤 출력 단자에서 본 합성저항으로 테브난 등가저항을 구하는 문제이다.

### 조건 정리

주어진 값: 전압원은 1V, 전류원은 아래에서 위로 2mA, 각 저항은 1kΩ이다.
구해야 할 값: 출력 단자에서 본 $V_{Th}$와 $R_{Th}$이다.
주의할 조건: $V_{Th}$를 구할 때 출력 단자는 개방하지만 회로에 원래 연결된 오른쪽 1kΩ 저항은 제거하지 않는다.
$R_{Th}$를 구할 때 독립 전압원은 단락하고 독립 전류원은 개방한다.

### 사용할 공식

출력 위쪽 단자의 전압을 $V_b$, 전류원 위쪽 접속점의 전압을 $V_a$라 하면 노드 방정식은 다음과 같다.

$$\frac{V_a - 1}{1\text{k}\Omega} + \frac{V_a - V_b}{1\text{k}\Omega} = 2\text{mA}$$

$$\frac{V_b - V_a}{1\text{k}\Omega} + \frac{V_b}{1\text{k}\Omega} = 0$$

테브난 등가저항은 독립전원을 제거한 회로에서 직렬·병렬 합성으로 구한다.

$$R_{Th} = 1\text{k}\Omega \parallel (1\text{k}\Omega + 1\text{k}\Omega)$$

노드 방정식은 개방된 출력의 전압을 구하기 위해 사용하고, 전원 제거 후 합성저항은 출력 단자에 보이는 저항을 구하기 위해 사용한다.

NoteBase

**계산 과정**

1. 두 번째 노드 방정식에서 $2V_b - V_a = 0$이므로 $V_a = 2V_b$이다.
2. 첫 번째 노드 방정식에서 $2V_a - V_b = 3$이고, $V_a = 2V_b$를 대입하면 $3V_b = 3$이므로 $V_b = 1\text{V}$이다. 따라서 $V_{Th} = 1\text{V}$이다.
3. 독립 전압원을 단락하고 독립 전류원을 개방하면, 출력에서 접지로 가는 경로는 $1\text{k}\Omega$인 직접 경로와 $1\text{k}\Omega + 1\text{k}\Omega = 2\text{k}\Omega$인 우회 경로로 나뉜다.
4. 두 경로는 병렬이므로 $R_{Th} = 1 \parallel 2 = \frac{1 \times 2}{1+2} = \frac{2}{3}\text{k}\Omega$이다.

**선지 판단**

① X — $V_{Th} = 1\text{V}$는 맞지만 $R_{Th} = 1\text{k}\Omega$가 틀리다. 올바르게는 $V_{Th} = 1\text{V}$, $R_{Th} = 2/3\text{k}\Omega$이다.
② O — 노드 해석과 전원 제거 후 합성저항 계산 결과가 각각 $V_{Th} = 1\text{V}$, $R_{Th} = 2/3\text{k}\Omega$로 모두 일치한다.
③ X — $V_{Th} = 2\text{V}$, $R_{Th} = 1\text{k}\Omega$가 모두 틀리다. 올바르게는 $V_{Th} = 1\text{V}$, $R_{Th} = 2/3\text{k}\Omega$이다.
④ X — $R_{Th} = 2/3\text{k}\Omega$는 맞지만 $V_{Th} = 2\text{V}$가 틀리다. 올바르게는 $V_{Th} = 1\text{V}$, $R_{Th} = 2/3\text{k}\Omega$이다.
⑤ X — $V_{Th} = 2\text{V}$, $R_{Th} = 1/3\text{k}\Omega$가 모두 틀리다. 올바르게는 $V_{Th} = 1\text{V}$, $R_{Th} = 2/3\text{k}\Omega$이다.
따라서 두 값이 모두 일치하는 선지는 ②이다.

**오답 포인트**

출력 단자가 개방되어 있다는 이유로 출력 단자 사이에 이미 연결된 오른쪽 $1\text{k}\Omega$ 저항까지 제거하면 $V_{Th}$를 잘못 계산하게 된다. 또한 $R_{Th}$를 구할 때 전류원을 단락하거나 전압원을 개방하면 저항의 연결 구조가 달라진다. 이 회로에서는 직접 경로 $1\text{k}\Omega$와 우회 경로 $2\text{k}\Omega$가 병렬이다.

**다시 나오면 이렇게 판단**


먼저 출력 개방 상태에서 노드 전압을 구해 $V_{Th}$를 결정한다. 다음으로 독립 전압원은 단락하고 독립 전류원은 개방한 뒤, 출력 단자에서 바라본 직렬·병렬 구조를 다시 그려 $R_{Th}$를 계산한다.

**암기 포인트**

테브난 등가는 '개방단자 전압이 $V_{Th}$, 전압원 단락·전류원 개방 후 보이는 저항이 $R_{Th}$'이다.

NoteBase

19. 다음 CMOS 회로에서 출력 Y를 입력 A, B, C로 표현한 논리식으로 옳은 것은? (단, 입력 A, B, C는 로직 1을 표현할 때 $V_{DD}$가 인가되고, 로직 0을 표현할 때 0[V]가 인가된다.)




① $Y=A'+B'C'$
② $Y=A+BC$
③ $Y=A(B+C)$
④ $Y=A'(B'+C')$
⑤ $Y=A+B+C$

**정답 1번**

**출제 포인트**

CMOS 회로의 NMOS 풀다운망에서 직렬 연결은 AND, 병렬 연결은 OR 조건을 만들며, 출력은 풀다운 도통 조건의 보수라는 점을 묻는 문제이다. 그림에서 A 제어 NMOS가 B와 C의 병렬 NMOS 묶음과 직렬로 연결되어 있다.

NoteBase

### 선지별 해설

① O — NMOS 풀다운망은 A가 B와 C의 병렬 연결과 직렬이므로 도통 조건이 $A(B+C)$이다. 따라서 출력은 $Y=\{A(B+C)\}'=A'+B'C'$이므로 옳다.
② X — $A+BC$는 그림의 직렬·병렬 구조뿐 아니라 CMOS 출력의 반전 관계도 반영하지 못한다. 올바르게는 $Y=A'+B'C'$이다.
③ X — $A(B+C)$는 출력 Y가 0이 되는 NMOS 풀다운망의 도통 조건, 즉 $Y'$에 해당한다. 올바르게는 $Y=\{A(B+C)\}'=A'+B'C'$이다.
④ X — $A'(B'+C')$는 A의 보수 조건과 B 또는 C의 보수 조건을 모두 만족해야 한다는 식이지만, 그림의 PMOS 풀업망은 A 가지와 B·C 직렬 가지가 병렬이다. 올바르게는 $Y=A'+B'C'$이다.
⑤ X — $A+B+C$는 세 입력을 단순 OR로 결합한 식으로, A의 직렬 연결과 B·C의 병렬 연결 및 출력의 보수를 반영하지 못한다. 올바르게는 $Y=A'+B'C'$이다.

### 오답 포인트

③의 $A(B+C)$를 그대로 출력식으로 고르기 쉽지만, 이는 NMOS 경로가 켜져 Y를 0으로 만드는 조건이다. CMOS 출력식은 이 조건을 한 번 부정해야 하며, 드모르간 법칙으로 $\{A(B+C)\}'=A'+B'C'$가 된다.

### 다시 나오면 이렇게 판단


먼저 NMOS 풀다운망만 보고 직렬은 AND, 병렬은 OR로 도통 조건을 세운다. 그 조건은 $Y'$이므로 전체를 부정한 뒤 드모르간 법칙을 적용해 Y를 구한다.

### 암기 포인트

NMOS망은 0이 되는 조건이다. 직렬은 AND, 병렬은 OR로 묶고 마지막에 전체를 부정한다.

NoteBase

20. 다음 회로의 출력전압($V_{out}$)에 대한 설명으로 옳은 것은?




① 6[V] 이상, -3[V] 이하는 잘린다.
② 5.3[V] 이상, -2.3[V] 이하는 잘린다.
③ 5.3[V] 이상, -3.7[V] 이하는 잘린다.
④ 6.7[V] 이상, -2.3[V] 이하는 잘린다.
⑤ 6.7[V] 이상, -3.7[V] 이하는 잘린다.

**정답 5번**

**출제 포인트**

이 문제는 바이어스된 실리콘 다이오드 리미터에서 순방향 전압강하를 포함해 출력전압의 위쪽·아래쪽 제한값을 구하는 문제이다.

**조건 정리**

교류 입력의 진폭은 $10V$이고, 두 다이오드의 순방향 전압강하는 $0.7V$로 본다.
$D_1$의 기준 전압은 $+6V$이므로 양의 출력 제한을 담당한다.
$D_2$의 전원은 위쪽이 음극, 아래쪽이 접지된 양극이므로 다이오드 쪽 기준 전압은 $-3V$이며 음의 출력 제한을 담당한다.

**사용할 공식**

양의 제한값은 $V_U = V_B + V_D$, 음의 제한값은 $V_L = V_B - V_D$이다. 바이어스 전압에 다이오드가 켜지는 데 필요한 순방향 전압강하 $0.7V$를 극성에 맞게 반영해야 하기 때문이다.

**계산 과정**

1. $D_1$은 $V_{out} > 6 + 0.7 = 6.7V$가 되려 할 때 순방향 도통하여 출력을 약 $6.7V$로 제한한다.
2. $D_2$의 애노드 전위는 $-3V$이다. $-3 - V_{out} \geq 0.7V$일 때 도통하므로 $V_{out} \leq -3.7V$에서 출력을 제한한다.
3. 따라서 출력은 $6.7V$ 이상과 $-3.7V$ 이하에서 잘린다. 입력 진폭 $10V$는 두 제한값을 모두 넘으므로 양쪽 클리핑이 실제로 발생한다.

NoteBase

**선지 판단**

① X — $6V$와 $-3V$는 다이오드의 $0.7V$ 순방향 전압강하를 빠뜨린 값이다. 올바르게는 $6.7V$ 이상, $-3.7V$ 이하가 잘린다.
② X — 위쪽 $5.3V$와 아래쪽 $-2.3V$ 모두 전압강하의 방향을 반대로 적용한 값이다. 올바르게는 각각 $6.7V$, $-3.7V$이다.
③ X — 아래쪽 $-3.7V$는 맞지만 위쪽 $5.3V$는 $+6V$에서 $0.7V$를 잘못 뺀 값이다. 위쪽 제한값은 $6.7V$이다.
④ X — 위쪽 $6.7V$는 맞지만 아래쪽 $-2.3V$는 $-3V$의 극성과 순방향 조건을 잘못 적용한 값이다. 아래쪽 제한값은 $-3.7V$이다.
⑤ O — $D_1$은 $6.7V$ 이상을, $D_2$는 $-3.7V$ 이하를 제한하므로 두 임계값이 모두 정확하다.

**오답 포인트**

전원의 표기값만 보고 $6V$, $-3V$를 바로 제한값으로 고르거나, $0.7V$를 두 기준 전압에서 기계적으로 빼면 오답이 된다. 각 다이오드의 애노드와 캐소드 전위를 먼저 정하고 $V_A - V_K \geq 0.7V$인지 확인해야 한다.

**다시 나오면 이렇게 판단**

각 다이오드에 대해 애노드 전위와 캐소드 전위를 표시한 뒤 $V_A - V_K = 0.7V$가 되는 출력값을 구한다. 그다음 다이오드가 양의 반주기와 음의 반주기 중 어느 쪽을 제한하는지 확인한다.

**암기 포인트**

바이어스 다이오드 리미터의 경계는 기준 전압 자체가 아니라 기준 전압에 다이오드의 $0.7V$ 순방향 전압강하를 극성에 맞게 반영한 값이다.

NoteBase